微电子制造工艺科普(1)• 晶体管

微电子制造工艺科普(1)• 晶体管

作为一个知乎新人,正文开始之前,国际惯例,先自我介绍一下。

-----------------------------------------------------------------------------------------------------------------
本科:电子科技大学,电子科学与技术(固体电子工程),2011 - 2015
硕士:Rutgers University,Electrical and Computer Engineering,2014 - 2017
博士:同上,2016 - 至今
(时间线确实有点奇怪)

以下是所涉及领域:

1. 材料

1.1 材料生长:半导体 ZnO/MgZnO using MOCVD & sputtering
电介质 Al2O3/HfO2 using ALD; SiO2 using PECVD
1.2. 材料表征:表面形貌 SEM
微观结构 TEM
元素分析 XPS

2. 器件:Frequency Tunable Surface Acoustic Wave Devices
这部分就不展开了,讲清楚蛮复杂的。

-----------------------------------------------------------------------------------------------------------------

最近浏览知乎,感觉关于微电子制造技术没有一个比较准确和系统的文章。有一些做IC的童鞋,略有涉及,但都是很表面的。我希望以工艺工程师的角度,比较完整的把微电子制造工艺展现给大家,让大家对晶体管的制程有一个初步的了解。当然,我这里是从学术界的角度去讲,工业界大规模生产又是另外一回事了,但是基本步骤和原理是一样的,我们也就只能管中窥豹了。

我本想让这篇文章一气呵成,从一片硅片开始,到完成测量器件的电学性能为止,在一篇文章内展现给大家,可写了3000+字,发现一半都还没写到,所以只能变成连载了。谢谢大家耐心阅读。

连载文章的第一部分,咱们初步了解什么是晶体管、其结构、其功能和搭积木式的简介制造工序

一、晶体管

1.1 简介

很简单,看官就把晶体管看成是一个开关就行了。想象一个黑盒子,伸出三个端口。一个端口是闸刀,就是控制开和关这两个状态的,比如说给信号0就关,给信号1就开。另外两个端口,一个是电流的进口,一个是电流的出口。给信号0,电流断开;给信号1,电流连上。

这个开关最理想的工作状态是,给0V(也就是信号0),或者0V以下,没有任何电流流过那两个端口;给一个开启电压(比如1V,也就是信号1),有电流流过,而且这个电流越大越好。另外这个开启电压我们希望越小越好,因为所需电压越小,功耗就越低。

那为什么简单的开关就可以组成如此功能强大CPU呢?其实就是这样,开关的不同连接方式就可以组成不同的门,比如或门与门非门,而这三种门就可以达成所有运算逻辑了。2014年发布的 Core i7 Haswell 大概集成了1,400,000,000个晶体管。提一句,所谓22nm制程指的是,源极和漏极中间的距离,也就是有效沟道长度。

说到这里,就不得不提一下摩尔他老爷子,英特尔的联合创始人。他著名的摩尔定律一直主宰着半导体业界的发展:集成电路上可容纳的晶体管数目,约每隔两年便会增加一倍。近两年关于摩尔定律能否持续的讨论一直都有,但大致的趋势没有动摇。下面摩尔老爷子镇楼。


Fig. 1 76岁时的摩尔老爷子

1.2 结构

这里要介绍的是我们组里做的晶体管,叫做薄膜晶体管(Thin Film Transistor,TFT)。字面看,就是一层一层薄膜堆叠出来的晶体管。与工业界通用的基于Si的MOSFET,或者FinFet不同,但是原理一样,而且工艺更简单。所以用这个来介绍可以让读者更加方便的了解器件制程技术。

Fig. 2 TFT 示意图

不论TFT还是MOSFET,FinFET,基本结构都是一样的:Gate(栅极)、Source(源极)、Drain(漏极)。和上文相对应,gate就是控制开关,而S/D就是电流的两个端口,一个进一个出,谁进谁出无所谓,因为是对称的。

Gate:栅极,电极,可以是金属,上图用的是重掺杂的Si,已经是导体了
Dielectric layer:介电层,理想情况下是绝缘体,在沟道与栅极间形成电容
Channel:沟道,半导体,电子流动的地方
S/D:源极漏极,两个电极,金属

在“关”状态,理想情况下S/D电阻无穷大
在“开”状态,理想情况下S/D间电阻为零(但这显然不可能)

这个开关的工作原理其实很简单:
首先,keep in mind ZnO是n型半导体,电子导电。在源极接地的情况下,给gate apply一个正电压,电子从源极流向channel,开关打开,可以导电;给gate apply一个负电压,电子从channel流向源极(地),channel没电子,不导电,开关关住。

1.3 制造工艺

简单说,就是搭积木,一层一层搭上去。不同层用不同的工艺不同的机器,这里简略介绍每一层都是用什么设备做的,后面会分文章详细叙述。

介电层 SiO2: 1. thermal oxide;2. PECVD deposited oxide
1. Thermal SiO2指的是把硅片放进卧式炉,高温下通氧气或者水蒸气,氧化硅片表面Si,实现SiO2
2. PECVD deposited SiO2:PECVD是等离子体增强型化学气相沉积的英文缩写,是一台真空设备。硅烷和笑气在等离子体和高温的帮助下反应生成二氧化硅,沉积在样品表面。

沟道ZnO:ZnO的实现方法有很多,笔者做的最多的是MOCVD,金属有机物化学气相沉积。简而言之,就是带有Zn基团的有机物在高温下和氧气反应,生成ZnO沉积在样品表面。另外还有溅射法。溅射法是利用等离子体轰击大块ZnO靶材,轰击出来的ZnO分子沉积在样品上。还可以用ALD做,原子层沉积。一层Zn一层O长上去。在后面的文章中都会有详细介绍。

源极漏极S/D:金属。用电子束蒸发沉积的方法把金属镀上去。电子束蒸发沉积就是用高能电子束轰击金属,使金属高温气化,气态金属原子就可以沉积到样品上了。

这里有一个很重要的问题就是,不论何种方法把材料镀上去,都是铺在整个样品上,那如何实现某个特定地方有,而其他地方没有呢?因为这项技术会在整个制造工序中反复出现,所以我们专门会有一篇文章论述。先卖个关子,我们下个文章见。

Have a good one!

----------------------------------------------------------------------------------------------------------
References
1. 高登·摩尔
2. TFT

编辑于 2017-04-30

文章被以下专栏收录