为什么"电路"要铺满整个晶圆?

为什么"电路"要铺满整个晶圆?

有人微信公众号问我,“电路为什么要铺满整个整个晶圆,边角不是没用吗?”。真是位爱思考的好同学,观察的很仔细。是的,一个晶圆周边的Die是不完整的:

注意绿色的Die,都是不完整的。那么是不是我们应该省去这些麻烦,直接做出这样的晶圆呢?

为什么我们看Intel开发布会,公布的晶圆都是这样的呢?

Core M Wafer

原因大致有两个方面。

遮光罩Mask

光刻的重要部分遮光罩(mask)本身是方形的,它是由很多方格组成,每个方格叫做一个shot,它是曝光的最小单位。Shot包括一个或多个Die,外加一下外围测试电路。因为shot是方形的,所以每个小格也是方形的,整个mask是他们的集合。如下图:

绿色圆形是晶圆,红色内圆是可用的部分,他们之间是margin。光刻就是用Mask掩盖住需要的部分,用光去除不要的部分。

这些小方块都一样,做出Mark就是小方块的简单的重复,就像复制黏贴。并不浪费时间。而因为shot可能包括多个Die,爆出边缘shot,有可能还有部分Die是完整的。

边缘效应

还有个更重要的原因:边缘效应。如果我们不做周边的电路,会对内圈材料密度产生影响,从而影响完整的Die的良率。

忽然的密度改变会影响良率
不完整的电路可以充当缓冲

另外,小强(奇怪@不出小强同学) 补充说:在芯片制造工艺中,晶圆是不断加厚的,尤其是后段的金属和通孔制作工艺,会用到多次CMP化学机械研磨过程。 假如晶圆边沿没有图形,会造成边缘研磨速率过慢,带来的边沿和中心的高度差,在后续的研磨过程中又会影响相邻的完整芯片。 所以,即便是作为dummy pattern, 边沿的非完整shot 都需要正常曝光。

结论

不做周围的不完整Die并没有省事,反倒因为密度改变而影响内圈Die,得不偿失,在大型的Wafer上几乎没人这么做。

其他

有朋友问为啥Die不做成圆形。圆形在切割和测试时会造成很大麻烦。八角形也不利于切割:

其他半导体相关文章:

老狼:为什么CPU的频率止步于4G?我们触到频率天花板了吗?zhuanlan.zhihu.com图标老狼:为什么晶圆都是圆的不是方的?zhuanlan.zhihu.com图标老狼:CPU制造的那些事之二:Die的大小和良品率zhuanlan.zhihu.com图标老狼:CPU制造的那些事之一:i7和i5其实是孪生兄弟!?zhuanlan.zhihu.com图标老狼:为什么"电路"要铺满整个晶圆?zhuanlan.zhihu.com图标老狼:CPU能用多久?会不会因为老化而变慢?zhuanlan.zhihu.com图标老狼:为什么CPU越来越多地采用硅脂而不是焊锡散热?zhuanlan.zhihu.com图标老狼:为什么Intel CPU的Die越来越小了?zhuanlan.zhihu.com图标老狼:破茧化蝶,从Ring Bus到Mesh网络,CPU片内总线的进化之路zhuanlan.zhihu.com图标老狼:450mm的晶圆在哪里?zhuanlan.zhihu.com图标

欢迎大家关注本专栏和用微信扫描下方二维码加入微信公众号"UEFIBlog",在那里有最新的文章。同时欢迎大家给本专栏和公众号投稿!

用微信扫描二维码加入UEFIBlog公众号

文章被以下专栏收录

    从首次运用于Intel 安腾处理器,到第一版统一的可扩展固件接口(UEFI)规范出版,无论是在高性能服务器,移动设备或是深度嵌入式设备等,UEFI已在所有平台完全淘汰了BIOS。这里有关于UEFI的一切。