为什么Intel CPU的Die越来越小了?

为什么Intel CPU的Die越来越小了?

前面一篇文章(为什么CPU越来越多地采用硅脂而不是焊锡散热?)中我提到CPU的Die越来越小了,有些朋友疑惑这是为什么。一个简单的回答是制程提高了,但这个答案显然不能服众。如果晶体管数目不变,制程提高,则单位面积可以放入更多的晶体管,则Die尺寸的确会变小,似乎很有道理。但是,众所周知,根据摩尔定律,每年Intel会向Die里面加入更多的晶体管,则这个推理就不成立了。制程和晶体管数目向两个方向拉扯Die的大小变化,究竟为什么最终Die变小占据了上风呢?我们先列举所有关键知识点,并在最后分析他们造成的影响。

CPU Die越来越小了

Intel CPU Die的尺寸在不断缩小:

图片来源:AnandTech

从红色曲线,我们可以看出从Westmere开始,Die尺寸逐渐变小,在Skylake时达到最小值。

如果这些数字不够形象的话,我这里有张比较图片:

图片来源Google

我们可以看出Die越来越小,直到Ivybridge,haswell略有回升但在Broadwell和Skylake又再次下降。

摩尔定律

摩尔定律,是由Intel创始人之一戈登·摩尔(Gordon Moore)提出来的,其内容为:集成电路上晶体管的数目,约每隔两年便会增加一倍。到目前为止,这个预测都很好的被事实验证着(2016年后趋缓):

摩尔定律(图片比较大,建议单独打开)

图片和数据出自参考资料1。由于综合考虑主流半导体厂商,比较晦涩。如果我们单独摘出Intel晶体管数量,则会简洁不少:

这里说句题外话,有同学问我每2年增加一倍不应该是指数函数曲线吗?就像这样:

为什么我们看到的摩尔定律曲线拟合结果是一条斜线,类似线性关系。其实秘密在于Y轴,大家可以仔细观察和思考一下。

制程

每一次提高制程,单位面积都可以放入更多的晶体管:

可以看出,晶体管密度同样呈现摩尔定律上升。

分析

聪明的读者也许已经发现问题所在了。如果晶体管数目和晶体管密度同时呈同样的幂函数上升,结果不是应该Die大小不变吗?怎么和现实情况不符合呢?

合理的答案只有一个,那就是晶体管数目增长落后于晶体管密度增长。总的来看,台式机CPU内核数目增长趋缓,多出来的晶体管往往用于增加Cache和提升核显,造成CPU Die的向小的方向变化。另外Die越小,一个Wafer上就能裁剪出更多的Die,在商业上更加有利,有可能也是部分原因(纯属个人猜测)。

What's Next

最后我们来了解一下最新的Coffeelake Die的大小。好消息是Coffeelake Die变大了。

Coffeelake 8700K VS Kabylake 7700K(图片来源AnandTech)

左边是Coffeelake 8700K,右边是Kabylake 7700K。肉眼可以看出尺寸增加不少,从125 mm2增加到了151 mm2。除了架构改进提高的原因之外,变大的主要原因有两个:

  • 最主要的原因是内核数目增加了。从4+2变成了6+2,多出了两个内核。
  • 制程从14nm+变成14nm++。对于14nm++,一个有趣的表现是晶体管的密度不增反降:

Pitch从70nm增加到了84nm。在可以提供更高频率支持的背后,代价就是对Die的大小造成负面影响。

专栏其他CPU文章:

CPU制造的那些事之一:i7和i5其实是孪生兄弟!?

CPU制造的那些事之二:Die的大小和良品率

为什么CPU的频率止步于4G?我们触到频率天花板了吗?

为什么晶圆都是圆的不是方的?

为什么"电路"要铺满整个晶圆?

CPU能用多久?会不会因为老化而变慢?

为什么CPU越来越多地采用硅脂而不是焊锡散热?

欢迎大家关注本专栏和用微信扫描下方二维码加入微信公众号"UEFIBlog",在那里有最新的文章。同时欢迎大家给本专栏和公众号投稿!

用微信扫描二维码加入UEFIBlog公众号

参考资料:

[1]: revolvy.com/main/index.

[2]: zh.wikipedia.org/wiki/%

编辑于 2017-12-12

文章被以下专栏收录