高速PCB技术 | Delta L损耗测试技术研究
1 前言
随着高速互联链路信号传输速率的不断提高，作为器件和信号传输的载体，印制电路板（PCB）的信号完整性对通信系统的电气性能有着至关重要的影响。尤其是10G和25G+产品的大规模商用，对PCB传输线插入损耗（Insertion Loss）指标的监控是高速PCB研发和量产过程中管控的重要手段，不同高速产品，客户对信号损耗会有不同的要求，以服务器产品为例，Intel基于不同的服务器平台，对PCB带状线和微带线的损耗有着不同的损耗控制要求，具体如图1所示[1]。
在进行损耗测试时，校准是保证测量精度的重要步骤，但当前绝大多数设备只能校准到一个参考端面（Calibrated Reference Plane），但在很多情况下，校准参考端面和待测器件（DUT）之间必须使用夹具（Test Fixture）连接，而测试夹具的存在会影响测量结果，需要去嵌入消除此部分的影响，获得更加真实的损耗值（如图2所示）。业界常用的去嵌入方法主要可分为两类：①使用特制的可被插入到夹具末端的校准件，经过一系列校准测试后将参考面移动到夹具末端，典型的校准方法有SOLT、TRL等；②先获取“待测器件+测试夹具”的S参数，然后通过直接测试“测试夹具”的S参数或仿真分析获得“测试夹具”的S参数，最后通过数学运算得到“待测器件”的S参数，典型的商用方法有AFR、SFD、Delta L等。
在进行材料选型、产品开发时，大多采用TRL、SOLT等去嵌入方法，其测试精度高，可有效地去除夹具、过孔等对传输线损耗结果的影响，但这些方法往往需要经过一系列复杂的操作并搭配特制的校准件方能去嵌。对于PCB厂进行量产板损耗监控而言，先前应用较多的方法为SET2DIL法，其测试效率较高，但无法去嵌入，随着高速PCB对损耗精度及测试频率要求的不断提高，已逐渐不能满足要求。因此，近年Intel开发并推出了一种操作简便、测试精度较高且能去嵌入的损耗测试方法——Delta L，其测试原理是设计两条不同长度的传输线，在获取到长短线的S参数后，先进行拟合运算，消除多重反射的影响，再直接做差值（Direct Subtraction）获得待测线的损耗值[2]。
为分析不同测试方法对损耗测试的影响，文章先介绍了业内应用较多的TRL、SET2DIL和Delta L损耗测试方法的原理及应用场景，而后重点研究了长短线长度、走线设计、残桩长度等因素对Delta L测试结果的影响，并通过试验分析对比了业内常用的SET2DIL方法、TRL方法与Delta L方法的精度差异，可为高速PCB损耗测试提供参考。
2 常用PCB损耗测试方法简介
2.1 TRL法（Thru-Reflect-Line）
FD法（Frequency Domain Method）是IPC认可的五种损耗测试方法之一，其原理是采用VNA测试传输线的S参数，直接读取插入损耗值。测试时，因夹具会对传输线损耗结果造成影响，需要对系统误差进行校准。根据测量需求及和精度要求，最常用校准方法为TRL，TRL采用12项误差模型，通过在PCB板件上设计并分别测试Thru、Reflect、Line三类校准件，可得到12个方程，求解12个未知量，利用校准算法将参考面移动到夹具末端（去嵌入）[3]。
理论上，TRL可以去除任意结构夹具的影响，得到完整的S参数，因此损耗测试精度极高。但此方法校准操作复杂，测试效率低，同时需要额外的空间设计校准件，对校准件和待测件连接器、材料等一致性要求很高，要求反射几乎一样，因而当前多用于实验室研发。
2.2 SET2DIL法
单端TDR差分插入损耗法（Single-Ended TDR to Differential Insertion Loss，简称SET2DIL）是Intel最早开发的传输线损耗测试方法，也是IPC规定的损耗测试方法之一，该方法将差分对末端短接，使用两端口的TDR仪器简化测量，利用单端线路测量差分损耗。理论上，损耗属于频域范畴，具有很强的频率相关性，在SET2DIL中，假设差分对完全对称，则有： S21=S43，S41=S23，因此SDD21=S21-S41。Intel的算法通过测试时域信号响应参数，通过傅里叶变换成频域数值，从而得到插损结果，相当于TDD21=T21-T41，而在时域中可通过波形处理获得T21和T41。因此，测试除T21和T41即可计算出SDD21，即插入损耗值[4]。
SET2DIL方法的典型测量频率范围为2 GHz ~ 12 GHz，测量准确度主要受测试电缆的时延不一致、过孔及被测件阻抗不匹配等的影响，其优势在于无需使用昂贵的4端口VNA及其校准件，被测件的传输线的长度仅为VNA方法的一半，校准件结构简单，校准耗时也大幅度降低，非常适合用于PCB制造的批量测试[5]。
2.3 Delta L法
Delta L法是Intel提出，目前已大量应用于服务器产品量产测试的方法，是SET2DIL方法的替代。Delta L法设计两条不同长度的传输线（如图6所示），传输线通过过孔（Via）、焊盘（Pad）等连接至测试探针或SMA，采用VNA测试长短线的插损值，其中，结构A的插损值ILA = ILX1 + ILVias，结构B的插损值ILB = ILX2 + ILVias，在获取长短线的插损后，先进行拟合运算，消除多重反射的影响，再直接做差值操作，从而获得单位长度传输线的插损值：IL = (ILA-ILB) / (X1-X2)。为弱化测试系统的的不匹配效应及多重反射对插损结果的影响，Delta L法对长度线的长度有严格要求，一般地，长短线差异需大于7.5 cm，以使多重反射的影响最小化[2]。
Delta L对校准没有要求，可以不做SOLT等校准即可进行测试，且可有效去除过孔等夹具效应对测试结果的影响，操作简便、测试精度高，因此应用逐渐广泛。
3 试验方法
3.1 试验材料及仪器
材料：Low Loss和Very Low Loss等级高速材料，代号分别为X4和X6。
测试仪器：矢量网络分析仪（上升时间：22.3 ps，频宽：20 GHz）。
3.2 试验设计
3.2.1 Delta L方法分析
采用X4材料，设计16层板，走线层分别为Layer 1、Layer 3、Layer 10、Layer 14（缩写为L1、L3、L10、L14，下同），各信号线根据测试需求分别设计不同长度走线、不同走线方式、不同背钻残桩长度，具体如表1所示。
试板流程：开料→干膜→蚀刻→棕化→层压→钻孔→等离子→沉铜→板镀→镀锡→背钻→干膜→图镀→蚀刻→阻焊→字符→沉金→电测→阻抗测试→损耗测试→……
3.2.2 Delta L、SET2DIL和TRL方法对比
采用X6材料制作6层板，在同一拼板内分别制作SET2DIL、TRL和Delta L测试模块，而后采用相应的测试方法测试插入损耗，分析对比不同损耗测试结果之间的差异，三种损耗方法文件设计要点如表2所示。
试板流程：开料→干膜→蚀刻→棕化→层压→钻孔→等离子→沉铜→板镀→镀锡→背钻→干膜→图镀→蚀刻→阻焊→字符→沉金→电测→阻抗测试→损耗测试→……
4 结果与讨论
4.1 线长对Delta L损耗结果的影响
如前文所述，Delta L法在测试过程中，两过孔间存在信号的多重反射，当长短线的长度较短时，多重反射会引起插损曲线发生谐振，从而导致插损测试结果异常。图9是不同长度的长短线设计时的损耗结果，由图可知：固定短线的长度为10 cm，当长短线差异（X1-X2）大于7.5 cm以上时，插损值逐渐趋于稳定。因此，一般情况下需设计Delta L长短线长度差异大于10 cm，以便弱化反射的影响，获得较为稳定、可信的结果。
4.2 走线方式对Delta L损耗结果的影响
为分析不同走线设计对传输线损耗测试的影响，设计了两种常用走线方式，一种是10°偏斜走线，以减弱玻纤编织效应对信号传输质量的影响[6]，另一种是蛇形走线，以减小整个测试模块的尺寸，两种走线设计长短线的长度分别为12.5 cm 和25 cm，采用VNA分别测试两种走线的S参数，并采用Delta L软件提取插损值，其结果如图10所示，由图可知，在4 GHz、8 GHz和12.89 GHz测试频率下，两种走线方式的插损测试结果基本一致，因此，在产品设计或Delta L测试模块设计时可采用一定长度的蛇形布线，以减小设计空间，降低成本。
4.3 残桩对Delta L损耗结果的影响
一般而言，当互连线中存在短的分支或残桩（stub），信号传输到分支或残桩末端时会发生反射，反射回来的信号同时影响发送端和接收端，从而可能导致信号失真。为分析残桩对损耗结果的影响，通过试验设计获得具有不同残桩长度的传输线（线长分别为5 cm和15 cm），而后分别测试各传输线的S参数，采用Delta L软件提取的插损结果如表3和图11所示，由表可知：①残桩长度增大时，传输线的插入损耗增大；②当stub≥635 μm时，S21曲线已明显失真（如图12所示），插损测试结果的不确定度超标（＞20%）；③有损耗要求的板，过孔尽量采用背钻工艺，stub长度尽量控制在250 μm以内。
另外，对于未设计背钻的PCB，在Delta L测试模块设计时应尽量优化设计，以减小过孔残桩长度，从而减弱残桩对损耗测试结果的影响。如当PCB不背钻时，应设计靠近底层相应的布线层，并保证测试Pad在顶层，选择stub较短的方式；或者设计靠近顶层相应的布线层，保证测试Pad在底层（如图13所示）。图14是传输线设计于L3（16层板），分别从顶层（背钻和无背钻两种情况）和底层（无背钻）测试时的S21曲线，由图可知：当过孔未设计背钻时，将测试Pad设计在保证残桩最短的一侧，有利于弱化残桩对插损结果的影响，获得更精确的测试结果。
4.4 Delta L、SET2DIL和TRL方法损耗结果对比
为分析业内常用的Delta L、SET2DIL和TRL方法损耗结果差异，分别设计了各方法的典型测试模块并进行测试，其结果如图15所示，由图可知：①当待测线在外层时（无过孔影响），损耗值：SET2DIL＞Delta L≈TRL；②当待测线在内层时（有过孔影响），损耗值：4 GHz时，SET2DIL＞Delta L≈TRL，8 GHz和12.89 GHz时，SET2DIL<Delta L≈TRL。
对于SET2DIL而言，该方法无法去除测试Pad和过孔对信号损耗的影响，当测试外层线路时，测试结果包含了测试Pad和过孔的损耗值，故待测线在外层时，各频率下SET2DIL的损耗结果要稍大于Delta L或TRL的损耗值。当测试内层线路时，过孔的寄生电容、寄生电感、寄生电阻等会导致信号在高频下失真（如图16所示），而SET2DIL方法无法去除此部分的影响，故低频下损耗测试结果偏大，高频下发生失真导致测试结果不准确。
对于Delta L和TRL而言，两种测试方法均可去除过孔和测试Pad等对传输线损耗测试结果的影响，因此在4 GHz、8 GHz和12.89 GHz测试频率下，Delta L和TRL方法测试结果差异＜3%，可认为完全一致。图17为Delta L原始测试曲线和拟合曲线对比图，从图中可以看出，对于有过孔的内层传输线而言，在4 GHz、8 GHz、12.89 GHz甚至15 GHz频率时，软件提取后的损耗原始曲线与迭代法拟合曲线基本完全重合，拟合结果与实测结果基本无偏差，而在更高频率时，由于长短线多重反射的影响无法完全消除，且长短线的反射等也存在些许的差异，因而在高频下损耗曲线出现一定的波动。从图18的Delta L和TRL法对比曲线也可以看出，在12.89 GHz甚至15 GHz频率下，Delta L和TRL曲线基本完全重合，因此在此频段的损耗结果基本完全一致，而TRL是业内公认的损耗测试精度极高的一种方法，因此可认为Delta L损耗测试方法在12.89 GHz甚至15 GHz频率内的具有较高的测试精度。
5 结论
通过以上试验及分析，可得出以下结论：
（1）采用Delta L方法进行插损测试时，长短线的长度差异建议大于10 cm，以弱化多重反射的影响，同时，在布线设计时可采用蛇形走线，以减小设计空间，降低成本，同时保证测试准确性；
（2）Delta L方法测试时：残桩长度增大，传输线的插耗增大，当残桩≥635 μm时，S21曲线明显失真，损耗结果不准确；对于有损耗要求的板，尽量采用背钻工艺，对于未设计背钻的板，应优化布线设计尽量减小过孔残桩长度；
（3）不同方法对比：当无过孔存在时，各方法损耗值：SET2DIL＞Delta L≈TRL，当有过孔存在时，SET2DIL方法在高频时结果失真导致异常，Delta L和TRL测试结果基本一致；在4 GHz、8 GHz和12.89 GHz测试频率下，Delta L法与TRL法测试结果差异＜3%，Delta L方法满足12.89 GHz的损耗测试要求。